durante a fase de integração (tempo de Exposição) todos os elétrons liberados pela luz recebida na interface semicondutor-óxido são acumulados em um poço potencial. A capacidade acumulada é proporcional à quantidade de luz incidente e ao tempo de exposição. A capacidade por pixel é então lida de acordo com várias técnicas de leitura de sensores que são descritas no seguinte:
além de pixels sensíveis à luz, sensores de transferência interline (ILT) incluem registradores de deslocamento vertical., Em vez de deslocar a carga através dos pixels sensíveis à luz, ela é movida para um registro de deslocamento protegido situado ao lado de cada linha de pixels. A carga é movida para os registradores de deslocamento vertical em um passo antes de alcançar o registro de leitura horizontal e ser clocked no amplificador de saída, pixel por pixel. A redução do fator de preenchimento imposta pela presença dos Registradores de deslocamento pode ser compensada por microleses para melhorar a sensibilidade., Embora a capacidade total do poço seja reduzida em comparação com outras arquiteturas CCD, tamanhos de poços de 30-50 KeV são comumente disponíveis na Sony e em Semicondutores CCDs, o que é adequado para 8-10 bits de digitalização. ILT CCDs são o tipo mais comum de sensor para câmeras de visão moderna, uma vez que a mudança de passo único para o registro de leitura permite tempos de exposição curtos e adequação para imagens em movimento rápido. Nos próximos anos, espera-se que a maioria das aplicações que teriam usado CCDs interline seja usando sensores CMOS.
