Durante la fase di integrazione (tempo di esposizione) tutti gli elettroni rilasciati dalla luce in ingresso all’interfaccia semiconduttore-ossido vengono accumulati in un pozzo potenziale. La capacità accumulata è proporzionale alla quantità di luce incidente e al tempo di esposizione. La capacità per pixel viene quindi letta seguendo diverse tecniche di lettura del sensore descritte di seguito:
Oltre ai pixel sensibili alla luce, i sensori interline Transfer (ILT) includono registri di spostamento verticale., Invece di spostare la carica attraverso i pixel sensibili alla luce, viene spostata in un registro di spostamento schermato situato accanto a ciascuna linea di pixel. La carica viene spostata sui registri di spostamento verticali in un solo passaggio prima di raggiungere il registro di lettura orizzontale e di essere cronometrato nell’amplificatore di uscita, pixel per pixel. La riduzione del fattore di riempimento imposta dalla presenza dei registri a turni può essere compensata da microlenti per migliorare la sensibilità., Anche se la capacità del pozzo completo è ridotta rispetto ad altre architetture CCD, ben dimensioni di 30-50 keV sono comunemente disponibili su Sony e su Semiconduttori CCD, che è sufficiente per 8-10 bit di digitalizzazione. ILT CCDS sono il tipo più comune di sensore per le moderne telecamere di visione come thesingle passaggio al registro di lettura consente tempi di esposizione brevi e idoneità per immagini in rapido movimento. Nei prossimi anni si prevede che la maggior parte delle applicazioni che avrebbero utilizzato i CCD interline utilizzeranno sensori CMOS.
